Mạch tích hợp là gì? Các bài nghiên cứu khoa học liên quan

Tóm tắt

Mạch tích hợp (Integrated Circuit – IC) là tập hợp các linh kiện bán dẫn như transistor, điện trở, tụ điện và điốt được chế tạo trên cùng một đế bán dẫn, thường là silicon, để thực hiện các chức năng điện tử phức tạp. Việc tích hợp hàng triệu đến hàng tỷ linh kiện trên kích thước chỉ vài milimet vuông giúp giảm kích thước tổng thể, tiêu thụ năng lượng thấp và nâng cao độ tin cậy của thiết bị điện tử hiện đại [IEEE].

Công nghệ mạch tích hợp đã thúc đẩy sự bùng nổ của vi xử lý, bộ nhớ, bộ truyền thông và cảm biến, trở thành nền tảng cho điện thoại thông minh, máy tính, ô tô, thiết bị IoT và hệ thống điều khiển công nghiệp. Quá trình sản xuất IC trải qua hàng chục bước phức tạp như photolithography, doping, etching và metallization, đòi hỏi độ tinh vi cao và môi trường sạch [Intel].

Định nghĩa mạch tích hợp

Mạch tích hợp (IC) là cấu trúc bán dẫn được chế tạo trên đế silicon đơn tinh thể hoặc vật liệu khác, trong đó hàng triệu transistor và linh kiện thụ động được nối với nhau qua các lớp kim loại mỏng. Mỗi IC thực hiện một hoặc nhiều chức năng như xử lý số, khuếch đại tín hiệu tương tự, lưu trữ dữ liệu hoặc giao tiếp không dây.

Căn cứ vào chức năng và mức độ tích hợp, IC được chia thành nhiều loại: SSI (Small-Scale Integration) với vài chục transistor; MSI (Medium-Scale Integration) với hàng trăm; LSI (Large-Scale Integration) với hàng ngàn; VLSI (Very-Large-Scale Integration) với hàng chục ngàn; ULSI (Ultra-Large-Scale Integration) với hàng triệu và NSI (Nano-Scale Integration) hiện đại với hàng tỷ transistor trên mỗi chip [TSMC].

Mạch tích hợp có thể ở dạng đơn (mono-core) hoặc đa lõi (multi-core), analog, digital hoặc mixed-signal, tùy thuộc vào việc xử lý tín hiệu tương tự, tín hiệu số hoặc kết hợp cả hai. Mixed-signal IC thường dùng trong giao tiếp tín hiệu số-analog, như bộ chuyển đổi ADC/DAC và module RF transceiver.

Lịch sử và tiến trình phát triển

Năm 1958, Jack Kilby tại Texas Instruments chứng minh khái niệm mạch tích hợp đầu tiên bằng cách ghép transistor, điện trở và điốt trên một thanh germanium nhỏ. Cuối 1959, Robert Noyce tại Fairchild Semiconductor phát triển IC trên đế silicon với quy trình planar, khắc phục hạn chế nhiệt độ của germanium và mở rộng khả năng sản xuất hàng loạt.

Năm 1965, Gordon Moore – đồng sáng lập Intel – công bố Định luật Moore, dự báo số transistor trên một chip sẽ tăng gấp đôi sau mỗi 18–24 tháng. Phương trình mô tả quá trình này có thể viết dưới dạng $N(t)=N_0\,2^{t/T}$, trong đó N₀ là số transistor ban đầu, t thời gian và T chu kỳ nhân đôi.

Năm	Công nghệ	Kích thước quy trình
1971	Intel 4004 (vi xử lý đầu tiên)	10 µm
1985	286 CPU	1.5 µm
2000	P4 CPU	0.18 µm
2010	Intel Core i7	32 nm
2022–2025	Chip 3 nm/2 nm	3–2 nm

Sự thu nhỏ quy trình sản xuất từ micromet đến nanomet, cùng với đổi mới trong vật liệu cổng kim loại cao-k, litography EUV và công nghệ transistor 3D (FinFET, GAAFET) đã kéo dài kỳ vọng về Định luật Moore, đồng thời đặt ra thách thức mới về hiệu suất điện, tản nhiệt và chi phí sản xuất.

Phân loại mạch tích hợp

IC có thể phân loại theo chức năng chính:

• Digital IC: Xử lý tín hiệu số, bao gồm logic gates, bộ đếm, vi xử lý (CPU), FPGA và ASIC.
• Analog IC: Xử lý tín hiệu tương tự, như op-amp, bộ khuếch đại công suất, nguồn tham chiếu và PLL.
• Mixed-Signal IC: Kết hợp analog và digital, ví dụ ADC, DAC, bộ thu/phát RF và bộ điều khiển cảm biến.
• Memory IC: Bộ nhớ tĩnh (SRAM), bộ nhớ động (DRAM), Flash NAND/ NOR và EEPROM.

Căn cứ vào mức độ tích hợp và ứng dụng, IC còn được chia theo quy mô SSI, MSI, LSI, VLSI và ULSI, trong đó:

1. SSI: Các mạch đơn giản với vài transistor, dùng cho bộ đếm và cổng logic cơ bản.
2. MSI: Tích hợp đến ~100 transistor, dành cho bộ giải mã, bộ mã hóa và mạch điều khiển đơn giản.
3. LSI: Tích hợp đến hàng ngàn transistor, ứng dụng trong bộ nhớ cache, vi điều khiển cơ bản.
4. VLSI & ULSI: Hàng chục ngàn đến hàng tỷ transistor, dùng cho vi xử lý, GPU, SoC và AI accelerator.

Quy trình sản xuất

Quy trình sản xuất mạch tích hợp bắt đầu từ wafer silicon đơn tinh thể, qua các công đoạn chính: photolithography, doping, etching, metallization và passivation. Mỗi wafer thường chứa hàng trăm die, mỗi die sau khi hoàn thiện sẽ được tách ra, đóng gói và kiểm thử chức năng.

Photolithography sử dụng ánh sáng cực tím (UV) hoặc ánh sáng EUV (Extreme Ultraviolet) chiếu qua photomask để chuyển họa tiết mạch lên lớp photoresist. Sau đó, doping ion được thực hiện trong buồng chân không để đưa tạp chất (P hoặc N) vào vùng kênh transistor, xác định tính chất dẫn điện.

Etching (ăn mòn) loại bỏ vật liệu không mong muốn, tạo các rãnh và kênh dẫn. Metallization lắng đọng lớp kim loại (Al, Cu) qua PVD hoặc CVD để tạo đường dẫn điện. Cuối cùng, passivation phủ lớp bảo vệ (Si₃N₄, SiO₂) ngăn nhiễm bẩn và cải thiện độ bền môi trường [Intel].

Vật liệu và cấu trúc cơ bản

Đế wafer thường là silicon đơn tinh thể, chiếm ưu thế nhờ tính dẫn điện có thể điều chỉnh và khả năng tích hợp công nghệ CMOS. Trong các ứng dụng công suất cao, silicon carbide (SiC) hoặc gallium nitride (GaN) được sử dụng để chịu điện áp và nhiệt độ cao hơn.

Cấu trúc transistor MOSFET điển hình bao gồm gate, source và drain. Cổng gate được làm từ oxide (SiO₂) hoặc kim loại cao-k (HfO₂, ZrO₂) để giảm rò rỉ điện và tăng điện dung cổng theo công thức $C = \varepsilon \tfrac{A}{d}$, trong đó ε là hằng số điện môi, A diện tích gate và d độ dày dielectric.

Layer	Chất liệu	Chức năng
Substrate	Si đơn tinh thể	Nền bán dẫn cơ bản
Dielectric	SiO₂, HfO₂	Cách ly gate
Gate	Poly-Si / Kim loại	Điều khiển kênh
Interconnect	Cu / Al	Kết nối linh kiện
Passivation	Si₃N₄	Bảo vệ bề mặt

Nguyên lý hoạt động

Transistor MOSFET hoạt động dựa trên hiệu ứng trường: khi điện áp gate (V_G) vượt ngưỡng V_th, kênh dẫn hình thành giữa source và drain, cho phép dòng điện I_D chảy. Dạng tương quan I–V tuân theo phương trình bán dẫn kênh dài và kênh ngắn tùy quy trình sản xuất [IEEE].

Trong IC số, tín hiệu logic ‘0’ và ‘1’ được biểu diễn bằng mức điện áp thấp và cao, kết hợp qua cổng logic (AND, OR, NAND, NOR) để thực hiện tính toán Boolean. CMOS (Complementary MOS) sử dụng cặp NMOS–PMOS để giảm tiêu thụ tĩnh và cải thiện biên độ logic.

• PMOS: Kênh P dẫn khi V_G thấp.
• NMOS: Kênh N dẫn khi V_G cao.
• CMOS: Kết hợp PMOS và NMOS, tiêu thụ công suất chủ yếu khi chuyển mạch.

Thiết kế và kiểm thử

Thiết kế IC sử dụng ngôn ngữ mô tả phần cứng (HDL) như Verilog/VHDL để viết RTL. Quá trình synthesis chuyển RTL thành netlist, sau đó qua place & route để bố trí transistor và kết nối trên die.

Timing analysis đảm bảo tín hiệu truyền đạt đúng thời gian, không vượt quá độ trễ tối đa. DRC (Design Rule Check) và LVS (Layout vs. Schematic) xác nhận thiết kế tuân thủ quy tắc sản xuất và khớp với sơ đồ mạch.

Kiểm thử hậu sản xuất gồm wafer test (probe test) và packaged test sử dụng ATE (Automated Test Equipment) để phát hiện defect. Burn-in và stress test đánh giá độ tin cậy dưới điều kiện nhiệt độ và điện áp cao

Ứng dụng và xu hướng tương lai

Mạch tích hợp được ứng dụng rộng rãi trong vi xử lý, bộ nhớ, vi điều khiển, FPGA, ASIC và SoC. Trong viễn thông, mixed-signal IC đảm nhận chức năng RF front-end, baseband, và điều khiển nguồn cho 5G/6G [TSMC].

Xu hướng tương lai hướng đến công nghệ 3D-IC và chiplet, kết nối nhiều die theo chiều thẳng đứng để rút ngắn đường dẫn tín hiệu và tăng mật độ chức năng. FinFET, GAAFET và transistor 2D (MoS₂, WS₂) đang được nghiên cứu để tiếp tục thu nhỏ kích thước và giảm rò rỉ dòng.

• 3D-IC: Kết nối TSV (Through-Silicon Via).
• Chiplet: Module chức năng rời, ghép nối linh hoạt.
• Photonics: Tích hợp truyền dẫn quang trên chip.

Ngành công nghiệp cũng đặt mục tiêu giảm tiêu thụ năng lượng thông qua near-threshold computing và thiết kế nhiều điện áp. Đồng thời, AI accelerator và neuromorphic IC mở ra kỷ nguyên mới cho xử lý trí tuệ nhân tạo ngay trên thiết bị biên (edge AI).